

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09199855 A

(43) Date of publication of application: 31.07.97

(51) Int. CI

H05K 3/46

(21) Application number: 08023181

(22) Date of filing: 17.01.96

(71) Applicant:

SONY CORP

(72) Inventor:

TANIGUCHI YOSHIKUNI

SOGO KEIKO


(54) MANUFACTURE OF MULTILAYER INTERCONNECTION BOARD

(57) Abstract:

PROBLEM TO BE SOLVED: To contrive to be able to make a multilayer interconnection board correspond fully to a high-density mounting.

SOLUTION: Through holes 52A, 52B and 63A are bored in through hole formation positions on a base board laminated with conductor layers, which consist of a conductive material, on one surface thereof and the other surface thereof and at the same time, a first process for patterning the conductor layers 55 and 56, which are respectively laminated on the one surface of the base board and the other surface of the base board, a second process for laminating resist layers 57 and 60, which consist of a photoresist, on the layers 55 and 56, which are respectively laminated on the one surface of the base board and the other surface of the base board, and a third process, wherein the layers 57 and 60 are exposed and developed into a prescribed pattern, whereby via holes 57A and 60A are respectively formed in the layers 57 and 60 so as to communicate with the holes 52A, 52B and 63A bored in the base board, are provided. Hereby, drilling work processes can be executed together at one time and at the same time, the diameter of lands on the through holes in the outermost conductor layers 55 and 56 can be lessened. In this way, a multilayer interconnection board can be made to correspond fully to a high-density mounting.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-199855

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl.⁶

H05K 3/46

識別記号

庁内整理番号

 \mathbf{F} I

技術表示箇所

H05K 3/46

N

E

審査請求 未請求 請求項の数2 FD (全 11 頁)

(21)出願番号

特願平8-23181

(22)出願日

平成8年(1996)1月17日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 谷口 芳邦

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(72)発明者 十河 啓子

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

(54) 【発明の名称】 多層配線基板の製造方法

(57)【要約】

【課題】 高密度実装に十分に対応し得る多層配線基板の 製造方法を実現し難かつた。

【解決手段】一面及び又は他面に導電材でなる導体層が 積層されたベース基板の貫通スルーホール形成位置に貫 通孔を穿設すると共に、ベース基板の導体層をパターニ ングする第1の工程と、ベース基板の導体層上にフオト レジストでなるレジスト層を積層する第2の工程と、レ ジスト層を所定パターンに露光し、現像することにより ベース基板の貫通孔と連通するようにレジスト層にビア ホールを形成する第3の工程とを設けるようにしたこと により、ドリル加工工程を1度にまとめて行い得ると共 に、最外の導体層における貫通スルーホールのランド径 を小さくすることができ、かくして高密度実装に十分に 対応し得る多層配線基板の製造方法を実0できる。




図2 事施例による多層配線基板の製造手順(2)



【特許請求の範囲】

【請求項1】一面及び又は他面に導電材でなる導体層が 積層されたベース基板の貫通スルーホール形成位置に貫 通孔を穿設すると共に、上記ベース基板の上記導体層を パターニングする第1の工程と、

上記ベース基板の上記導体層上にフオトレジストでなる レジスト層を積層形成する第2の工程と、

上記レジスト層を所定パターンに露光し、現像することにより上記ベース基板の上記貫通孔と連通するように上記レジスト層にビアホールを形成する第3の工程とを具えることを特徴とする多層配線基板の製造方法。

【請求項2】上記第3の工程では、上記ベース基板の上記貫通孔と連通する上記ビアホールを形成するための上記レジスト層の露光を、上記ベース基板の上記レジスト層とは異なる面側から上記ベース基板の上記貫通孔を介して行うことを特徴とする請求項1に記載の多層配線基板の製造方法。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術(図4~図10)

発明が解決しようとする課題 (図4~図10)

課題を解決するための手段(図1~図3)

発明の実施の形態(図1~図3)

発明の効果

[0002]

【発明の属する技術分野】本発明は多層配線基板の製造 方法に関し、例えばフオトビア基板及びその製造方法に 適用して好適なものである。

[0003]

【従来の技術】従来、多層配線基板(以下の例では4層配線基板)は、図4(A)~図5(C)に示す以下の手順により製造されている。すなわち、まず図4(A)に示すような、絶縁基板1の一面及び他面それぞれ銅箔2A、2Bが張りつけられてなる両面銅張積層板3の所定位置に、図4(B)に示すように錐を用いて貫通孔3Aを形成する。

【0004】次いでこの両面銅張積層板3の一面側及び他面側からの銅めつき処理によつて、図4(C)のように貫通孔3Aの内面にめつき層4Aを形成することによりスルーホール4AXを形成し、かくして当該両面銅張積層板3の一面側及び他面側の各銅箔2A、2B間を電気的に接続する。なおこのとき両面銅張積層板3の一面側及び他面側の各銅箔2A、2B上にもそれぞれ銅めつき層4B、4Cが形成される。

【0005】次いで図4(D)に示すように、この両面 銅張積層板3の一面側の銅箔2A及び銅めつき層4Bで なる2層目の導体層5と、両面銅張積層板3の他面側の 銅箔2B及び銅めつき層4Cでなる3層目の導体層6と をそれぞれパターニングすることにより2層目及び3層目の配線パターンを形成し、この後図4(E)に示すように、この両面銅張積層板3の一面側及び他面側に接着層の役割を果たすプリプレグ7A、7Bを挟んで片面銅張積層板8、9をそれぞれ張り付けることにより4層基板10を形成する。

【0006】次いでこの4層基板10の所定位置に錐を用いて図5(A)のように当該4層基板10を貫通する貫通孔10Aを穿設した後、4層基板10の一面側及び10他面側からきめつき処理によつて、図5(B)に示すように、貫通孔10Aの内面にめつき層11Aを形成することにより貫通スールホール11AXを形成し、かくして4層基板10の一面及び他面側の各銅箔12、13間を電気的に接続する。なおこのときこれら各銅箔12、13上にもそれぞれ銅めつき層11B、11Cが積層形成される。

【0007】続いて図5 (C) に示すように、この4層 基板10の一面側の銅箔12及び銅めつき層11Bでなる1層目の導体層14と、4層基板10の他面側の銅箔20 13及び銅めつき層11Cでなる4層目の導体層15とをそれぞれ写真法を用いたエツチングによつてパターニングすることにより、これら1層目及び4層目の各導体層14、15にそれぞれ配線パターンを形成する。これにより1~4層目の各導体層14、5、6、15にそれぞれ所望の配線パターンが形成されてなる4層配線基板16を得ることができる。

【0008】なお、図6(A)〜図7(D)に配線パターン形成法の1つであるテンテイング法を示す。この方法では、まず図6(A)に示すように、絶縁基板20の一面及び他面にそれぞれ銅箔21A、21Bが張りつけられてなる両面銅張積層板を所定形状に切断した後、かくして得られる両面銅張積層板22の所定位置に錐を用いて図6(B)のように貫通孔22Aを穿設する。

【0009】次いでこの両面銅張積層板22の一面側及び他面側からの無電解めつき処理によつて、図6(C)のように貫通孔22Aの内面にめつき層23Aを形成し、かくして両面銅張積層板22の一面側及び他面側の各銅箔21A、21B間を電気的に接続する。なおこのときこれら各銅箔21A、21B上にもそれぞれ第1の銅めつき層23B、23Cが積層形成される。

【0010】次いでこの両面銅張積層板22に今度は電解めつきを施すことにより、図6 (D) のように両面銅張積層板22の一面及び他面側の各第1の銅めつき層23B、23C上と、めつき層23A上とにそれぞれ第2の銅めつき層24B、24C又はめつき層24Aとを積層形成し、この後図6 (E) に示すように、当該両面銅張積層板22の一面側及び他面側にそれぞれ第2の銅めつき層24B、24Cを覆うようにフオトレジストの1種であるドライフイルム25A、25Bを圧着する。

50 【0011】続いて図7 (A) に示すように、これら各

2

ドライフイルム25A、25Bをそれぞれ所望する配線パターンに応じて露光し、現像することにより各ドライフイルム25A、25Bをパターニングし、この後図7(B)に示すように、残存するドライフイルム25A、25Bをマスクとして両面銅張積層板22の一面側の銅箔21A、第1の銅めつき層23B及び第2の銅めつき層24Bでなる第1の導体層26と、両面銅張積層板22の他面側の銅箔21B、第1の銅めつき層23C及び第2の銅めつき層24Cでなる第2の導体層27とをそれぞれエツチングによりパターニングする。

【0012】さらにこの後図7(C)に示すように、この両面銅張積層板22の一面側及び他面側からそれぞれドライフイルム25A、25Bを剥離した後、図7

(D) に示すように、この両面銅張積層板22の一面側及び他面側にそれぞれソルダーレジスト28A、28Bを塗布し、表面処理を施し、外形加工を施す。これにより両面銅張積層板22の一面側及び他面側にそれぞれ所望の配線パターンを形成することができる。

【001.3】ところで、図4(A)~図5(C)について上述した積層による多層配線基板の製造方法(以下、これを積層法と呼ぶ)は一般的であるが、この方法では銅張積層板3、8、9の銅箔2A、2B、12、13の厚み(18 $[\mu_m]$)に加え、貫通スルーホール11AXを形成するためのめつき処理により銅材が約20 $[\mu_m]$ も積み上げられるため、 $1\sim4$ 層目の各導体層14、5、6、15の各銅厚が40 $[\mu_m]$ 近くにもなる。

【0014】ところが、一般的に銅張積層板3、8、9をエツチングによりパターニングする工程では、銅厚が厚いほどエツチングのための時間を必要とし、さらにその分横方向からのエツチング液のしみ込みによつてパターンが必要以上にエツチングされる(オーバーエツチング)ことがあるため、各導体層14、5、6、15の配線パターンが所望する太さよりも細くなる問題がある。このため上述のような積層法では、微細パターンの形成が困難とされていた。

【0015】また上述のような積層法では、貫通スルーホール11AXを含む全てのスルーホール4AX、11AXの形成をすべて錐を用いて行つているため、当該スルーホール4AX、11AXの孔径が錐の径に依存する。ところが現在では、錐の強度の問題から小径でも直径0.3 [mm] の錐を用いる必要があるために、形成された多層配線基板16の最上及び最下の導体層(4層配線基板では1層目及び4層目の各導体層14、15)における貫通スルーホール11AXのランド径が大きくなり、この結果配線効率が低下する問題があつた。

【0016】さらに上述のような積層法では、両面銅張 積層板22の両面側にそれぞれ片面銅張積層板8、9を 張りつけた後に貫通スルーホール11AXを形成するた めの穴あけ作業を行うようにしているため、両面銅張積 層板22と各片面銅張積層板8、9との位置合わせ精度 に加えて、ドリル加工工程での4層基板10に対する錐の位置合わせ精度も必要となり、さらにこの位置決め精度に合わせて貫通スルーホール11AXのランド径が決定するため、最外の導体層のランド径が半径0.6 [mm]と大きくなることにより配線効率がさらに悪化する問題があつた。

【0017】これに対して従来、高密度実装に対応し得るフオトビア基板と呼ばれる基板がある(なお以下ではフオトビア基板として4層フオトビア基板について説明10 する)。通常、この種の基板においては、例えば図8(A)~図10(C)に示す以下の手順により製造されている。

【0018】すなわちまず図8(A)のように絶縁基板30の一面及び他面にそれぞれ銅箔32A、32Bが張りつけられてなる両面銅張積層板32の所定位置に、図8(B)のように錐により貫通孔32Aを穿設した後、図8(C)に示すように、この両面銅張積層板32の一面側及び他面側からの銅めつき処理によつて貫通孔32Aの内面にめつき層33Aを形成することによりスルーホール33AXを形成し、かくして各銅箔31A、31B間を電気的に接続する。なおこのときこれら各銅箔31A、31B上にもそれぞれ銅めつき層33B、33Cが形成される。

【0019】次いで図8(D)に示すように、この両面 銅張積層板32の一面側の銅箔31A及び銅めつき層3 3Bでなる2層目の導体層34と、両面銅張積層板32 の他面側の銅箔31B及び銅めつき層33Cでなる3層 目の導体層35とをそれぞれパターニングすることによ り2層目及び3層目の配線パターンを形成する。

30 【0020】次いで図8(E)に示すように、この両面 銅張積層板32の一面側にフオトレジトスを塗布するこ とによりレジスト層36を形成すると共に、この後図9 (A)に示すように、このレジスト層36を両面銅張積 層板32の同じ面側からマスク35を介して露光し、現 像することにより、図9(B)のようにレジスト層36 の所定位置に1層目の導体層と2層目の導体層34との 間の導通をとるためのビアホール36Aを形成する。

【0021】続いてこの両面銅張積層板32の他面側にフオトレジストを塗布することによりレジスト層38を40 形成すると共に、この後図9(C)に示すように、このレジスト層38を両面銅張積層板32の同じ面側からマスク39を介して露光し、現像することにより、図9(D)に示すように、レジスト層38の所定位置に3層目の導体層35と4層目の導体層との間の導通をとるためのビアホール38Aを形成する。

【0022】さらに図10(A)に示すように、この両面銅張積層板32の所定位置に錐を用いて貫通スルーホール用の貫通孔32Bを穿散し、この後図10(B)に示すように、この両面銅張積層板32の一面側及び他面側からの銅めつき処理により、各レジスト層36、38

50

4

20

•

上それぞれ1層目又は4層目の導体層40、41をそれぞれ形成すると共に貫通孔32Bの内面にめつき層42を形成することにより貫通スルーホール42Aを形成し、かくして1層目及び4層目の各導体層40、41間を導通接続する。

【0023】さらにこの後図10(C)に示すように、かくして形成された4層基板43の1層目及び4層目の各導体層40、41をそれぞれ所望パターンにパターニングする。これにより1層目~4層目の各導体層40、34、35、41がそれぞれ所望パターンにパターニングされてなる4層のフオトビア基板44を得ることができる。

【0024】このようにして形成されたフオトビア基板44は、通常、隣合う導体層間(1層目及び2層目の各導体層40、34間、3層目及び4層目の各導体層35、41間)の電気的接続をとるための各フオトビア36A、38Aが上述のように写真法を用いて形成されるために直径0.2 [mm] 程度とかなり小径であり、また最上及び最下の各導体層(1層目及び4層目の各導体層40、41)の銅厚がめつき処理1回分の約20 [μm] しかないため、微細パターン形成に適していると言うことができる。

[0025]

【発明が解決しようとする課題】ところがこの種のフオトビア基板44においては、貫通スルーホール42Aのもととなる貫通孔32Bを上述のようにドリル加工により行つているため、図4(A)~図5(C)において上述した積層による多層配線基板の製造方法と同様に貫通スールホール42Aのランド径を小さくすることが難しく、この結果当該貫通スールホール42Aのランド周囲に配線できないことにより配線効率が低下する問題があった。

【0026】またこのドリル加工工程においては、最上層及び内層の各導体層(1層目及び2層目の各導体層40、34)間、最下層及び内層の各導体層(3層目及び4層目の各導体層35、41)間において位置合わせ精度が必要となるが、実際上この工程では、錐の位置を固定したままワークサイズが600 [mm] 四方の両面銅張積層板32を動かして穴開けを行つているために高精度な位置決めが困難な問題があつた。

【0027】さらにこの種のフオトビア基板44においては、錐(ドリル)径に加えてこの位置決め精度を含んでいるため、最上及び最下の各導体層(1層目及び4層目の各導体層40、41)における貫通スルーホール42Aのランド径が大きくなり、またドリル加工工程が2回に分かれているためにタクトタイムがかかる問題があった。

【0028】本発明は以上の点を考慮してなされたもので、高密度実装に十分に対応し得る多層配線基板の製造方法を提案しようとするものである。

[0029]

【課題を解決するための手段】かかる課題を解決するため本発明においては、一面及び又は他面に導電材でなる 導体層が積層されたベース基板の貫通スルーホール形成 位置に貫通孔を穿設すると共に、ベース基板の導体層を パターニングする第1の工程と、ベース基板の導体層上 にフオトレジストでなるレジスト層を積層する第2の工程と、レジスト層を所定パターンに露光し、現像することによりベース基板の貫通孔と連通するようにレジスト 層にビアホールを形成する第3の工程とを設けるように した。

6

【0030】このようにした場合、例えばこの後レジスト層上にビアホールを避けて導体層を形成した後、この導体層をパターニングし、さらにこの後第2の工程以降を同様に繰り返すことにより、容易に貫通スルーホールを形成することができる。この場合形成された多層配線基板においては、貫通スルーホールを形成するためにベース基板に貫通孔を形成する工程が導体層上にレジスト層が順次積層された後ではなくその前に行われるため、ドリル加工工程を複数回行う必要がなく、また貫通スルーホール用のドリル加工を最終的な多層配線基板に対するドリル加工に比べて径の小さな錐を用いて行うことができるため、その分多層配線基板の最外の導体層における貫通スルーホールのランド径を小さくすることができる。

[0031]

【発明の実施の形態】以下図面について、本発明の一実 施例を詳述する。

【0032】図1(A)~図3(B)は、実施例による30 多層配線基板(4層配線基板)の製造手順を示すものであり、まず図1(A)に示すような絶縁基板50の一面及び他面にそれぞれ銅箔51A、51Bが張り付けられてなる両面銅張積層板52の内層スルーホール形成位置及び貫通スルーホール形成位置に、それぞれ図1(B)に示すように、錐により第1、第2の貫通孔52A、52Bをそれぞれ穿設する。

【0033】次いで図1(C)に示すように、この両面 銅張積層板52の一面側及び他面側からのめつき処理に よつて第1及び第2の貫通孔52A、52Bの各内面に 40 それぞれめつき層53A、53Bを形成することにより 第1及び第2のスルホール53AX、53BXを形成 し、かくして両面銅張積層板52の各銅箔51A、51 B間の電気的接続をとる。なおこのときこれら各銅箔5 1A、51B上にもそれぞれ銅めつき層54A、54B が形成される。

【0034】次いでこの両面銅張積層板52の一面側の 銅箔51A及び銅めつき層54Aでなる2層目の導体層 55と、両面銅張積層板52の他面側の銅箔51B及び 銅めつき層54Bでなる3層目の導体層56とをそれぞ 50 れ図1(D)のようにパターニングすることにより所望

-8

の配線パターンを形成する。

【0035】続いて図1(E)に示すように、この両面 銅張積層板52の一面側にフオトレジストを塗布することによりレジスト層57を形成すると共に、この後図2(A)に示すように、このレジスト層57上に、1層目の導体層と2層目の導体層55との間の導通をとるためのビアホールの形成位置にそれぞれ対応させて開口58Aが穿設された第1のマスク58を位置決めして載置した後、この第1のマスク58を介してレジスト層57を 両面銅張積層板52の同じ面側から露光する。

【0036】またこのとき両面銅張積層板52の他面側にも当該両面銅張積層板52の第2のスルーホール53 BXとそれぞれ対応させて開口59Aが穿設されてなる第2のマスク59を位置決めして当接させた後、この第2のマスク59及び第2のスルーホール53BXを順次介してレジスト層57を両面銅張積層板52の異なる面側から露光する。

【0037】さらにこの後このレジスト層57を現像することにより、図2(B)のようにレジスト層57の所定位置に1層目の導体層及び2層目の導体層55間の電気的接続をとるための第1のビアホール57Aを形成すると共に、第2のスルーホール53BXの真上に当該第2のスルーホール53BXと連通する第2のビアホール57Bを形成する。

【0038】次いで今度はこの両面銅張積層板52の他面側にフオトレジストを塗布することによりレジスト層60を形成すると共に(図2(B))、この後図2

(C) に示すように、このレジスト層60上に、3層目の導体層56と4層目の導体層との間の導通をとるためのビアホールの形成位置にそれぞれ対応させて開口61 Aが穿設された第3のマスク61を位置決めして載置した後、この第1のマスク61を介してレジスト層60を両面銅張積層板52の同じ面側から露光する。

【0039】またこのとき両面銅張積層板52の一面側にも当該両面銅張積層板52の第2のスルーホール53 BXとそれぞれ対応させて開口61Aが穿設されてなる第4のマスク61を位置決めして当接させた後、この第2のマスク61及び第2のスルーホール53BXを順次介してレジスト層60を両面銅張積層板52の異なる面側から露光する。

【0040】さらにこの後このレジスト層60を現像することにより、図2(D)に示すように、レジスト層60の所定位置に3層目の導体層56及び4層目の導体層間の電気的接続をとるための第1のビアホール60Aを形成すると共に、第2のスルーホール53BXの真上に当該第2のスルーホール53BXと連通する第2のビアホール60Bを形成する。

【0041】この結果、かくして形成される多層板63 に、レジスト層57の第2のビアホール57Bと、両面 銅張積層板52の第2のスルーホール53BXと、レジ スト層 6 0 の第 2 のビアホール 6 0 B とからなる貫通孔 6 3 A が形成される。

【0042】次いで図3(A)に示すように、この多層板63の一面側及び他面側からの銅めつき処理により当該多層板63の一面側に1層目の導体層64を形成すると共に、当該多層板63の他面側に4層目の導体層65を形成する。

【0043】なおこのとき多層板63の貫通63A内に も銅材を堆積させることにより、1層目及び4層目の各 10 導体層64、65を電気的に接続する貫通スルーホール 66を形成する。

【0044】さらにこの後図3(B)に示すように、この多層板63の一面側及び他面側にそれぞれ形成された1層目及び4層目の各導体層64、65をそれぞれ所望パターンにパターニングする。これにより所望パターンの導体層64、55、56、65が積層されてなる多層配線基板67を得ることができる。

【0045】以上の構成において、この多層配線基板の製造方法では、両面銅張積層板52の貫通スルーホール 形成位置に貫通孔52Bを穿設し(図1(B))、当該貫通孔52Bの内面にめつき層53Bを形成することによりスルーホール53BXを形成する(図1(C))。 【0046】次いで両面銅張積層板52の一面側及び他面側に順次形成されるレジスト層57、60をこのスルーホール53BXを介してそれぞれ他面側又は一面側から順次露光するようにしてスルーホール53BXの真上及び真下位置にビアホール57B、60Bをそれぞれ形

成することにより貫通孔63Aを形成する(図2(A)

30 【0047】さらにこの後、かくして形成された多層板63の一面側及び他面側からのめつき処理により1層目及び4層目の導体層64、65をそれぞれ形成すると共に、この際貫通孔63A内にも銅材を堆積させることにより1層目及び4層目の各導体層64、65間を電気的に接続する貫通スルーホール66を形成し(図3

~図2 (D))。

(A))、この後1層目及び4層目の各導体層64、6 5をそれぞれ所望パターンにパターニングする。

【0048】従つてこの多層配線基板の製造方法によれば、貫通スルーホール66を形成するために必要なドリ40 ル加工処理を、内層の各導体層間(2層目及び3層目の各導体層55、56間)を導通接続するための貫通孔52Aを穿設する際に一括して行うためドリル加工工程を1回にまとめることができ、その分図4及び図5において上述した積層法や、図8~図10において上述したフオトビア法に比べてより容易にかつ短時間で多層配線基板を製造することができる。

【0049】またこの多層配線基板の製造方法では、上述のように全てのドリル加工を1工程で行うため、内層及び外層の各導体層間(1層目及び2層目の各導体層64、55間、3層目及び4層目の各導体層56、65

20

30

10

間) でのドリル位置合わせを必要としない。

【0050】これに加えこの多層配線基板の製造方法では、両面銅張積層板52に予め穿設された貫通孔52Bを利用して貫通スルーホール66を形成するようにしているため、例えば厚みのある多層板63(図2(D))を穿設する場合に使用する錐に比べて径の小さい錐(例えば直径0.2 [mm] 程度)を用いて両面銅張積層板52に貫通スルーホール66用の貫通孔52Bを穿設し得、かつこの後この貫通孔52Bの内面に例えば厚み0.05 $[\mu m]$ 程度のめつき層53Bを形成するため貫通孔63Aの内径をさらに小さくすることができる。

【0051】従つてこの多層配線基板の製造方法によれば、貫通孔63Aを介した露光により各レジスト層57、60に形成されるフオトビア57B、60Bを直径0.10~0.15 [mm] 程度に抑えることができるため、貫通スルーホール66の最外層におけるランド径を小さくすることができる。

【0052】さらにこの多層配線基板の製造方法では、両面銅張積層板52の一面側及び他面側に順次形成されるレジスト層57、60を当該両面銅張積層板52に形成されたスルーホール53BXを介して露光するようにしてこれら各レジスト層57、60にスルーホール53BXと連通するビアホール57B、60Bを形成するため、各レジスト層57、60と同じ側から露光する場合に比べてマスク59、61の位置決め精度を粗くすることができ、その分多層配線基板67の製造工程を容易にさせ得る利点もある。

【0053】以上の構成によれば、両面銅張積層板52 の貫通スルーホール形成位置に貫通孔52Bを穿設し、 当該貫通孔52Bの内面にめつき層53Bを形成した 後、当該両面銅張積層板52の一面側及び他面側に順次 形成されるレジスト層57、60をこの貫通孔52Bを 介してそれぞれ他面側又は一面側から順次露光するよう にして貫通孔52Bの真上及び真下位置にビアホール5 7 B、60 Bをそれぞれ形成することにより貫通孔63 Aを形成し、この後かくして形成された多層板63の一 面側及び他面側からのめつき処理により1層目及び4層 目の導体層64、65をそれぞれ形成すると共に、この 際貫通孔63A内にも銅材を堆積させるようにして貫通 スルーホール66を形成するようにしたことにより、最 外の各導体層における貫通スルーホール66のランド径 を小さくすることができ、かくして高密度実装に十分に 対応し得る多層配線基板の製造方法を実現できる。

【0054】なお上述の実施例においては、本発明を導体層64、55、56、65が4層の多層配線基板67を製造する際に適用するようにした場合について述べたが、本発明はこれに限らず、4層以外の多層配線基板を製造する場合にも適用することができる。実際上本発明を用いて4層以上の多層配線基板を形成する場合、最終的に貫通スルーホール用の貫通孔内に銅材を堆積させ又

はスルーホールめつきを形成するまで当該貫通孔がフオトレジストや銅めつき等により塞がれないように、裏面 露光によりフオトビアホールが形成できるランド径にす る必要があるが、光を通過させることができるのであれ ば最終的に貫通スルーホール用の貫通孔内に銅材を堆積 させ又はスルーホールめつきを形成するまでの間に光透 過性物質が充填された状態にあつても良い。

【0055】また上述の実施例においては、両面銅張積層板52の一面側及び他面側に順次導体層64、55、56、65を積層形成するようにした場合について述べたが、本発明はこれに限らず、片面銅張積層板の銅箔が張りつけられた一面上に順次導体層を積層形成するようにしても良く、形成される多層配線基板のベースとなる基板(これをベース基板と呼ぶ)としてはこの他種々のベース基板を適用できる。

【0056】さらに上述の実施例においては、両面銅張積層板52の一面側及び他面側に形成されるレジスト層57、60を両面銅張積層板52の異なる両側から露光するようにしてスルーホール53BXと連通するビアホール57B、60Bを形成するようにした場合について述べたが、本発明はこれに限らず、これらレジスト層57、60を両面銅張積層52の同じ面側から露光してビアホール57B、60Bを形成するようにしても良い。【0057】

【発明の効果】上述のように本発明によれば、一面及び又は他面に導電材でなる導体層が積層されたベース基板の貫通スルーホール形成位置に貫通孔を穿設すると共に、ベース基板の導体層をパターニングする第1の工程と、ベース基板の導体層上にフオトレジストでなるレジスト層を積層する第2の工程と、レジスト層を所定パターンに露光し、現像することによりベース基板の貫通孔と連通するようにレジスト層にビアホールを形成する第3の工程とを設けるようにしたことにより、ドリル加工工程を1度にまとめて行い得ると共に、最外の導体層における貫通スルーホールのランド径を小さくすることができ、かくして高密度実装に十分に対応し得る多層配線基板の製造方法を実現できる。

【図面の簡単な説明】

【図1】実施例による多層配線基板の製造手順を示す断40 面図である。

【図2】実施例による多層配線基板の製造手順を示す断 面図である。

【図3】実施例による多層配線基板の製造手順を示す断 面図である。

【図4】従来の積層による多層配線基板の製造手順を示す断面図である。

【図5】従来の積層による多層配線基板の製造手順を示す断面図である。

【図6】テンテイング法によるパターン形成手順を示す 50 断面図である。

【図7】テンテイング法によるパターン形成手順を示す 断面図である。

【図8】従来のフオトビア基板の製造手順を示す断面図 である。

【図9】従来のフオトビア基板の製造手順を示す断面図 である。

【図10】従来のフオトビア基板の製造手順を示す断面 図である。

【図1】




図1 実施例による多層配線基板の製造手順(1)

*【符号の説明】

52……両面銅張積層板、52A、52B、63A…… 貫通孔、53AX、53BX……スルーホール、55、 56、64、65……導体層、57、60……レジスト 層、57A、60A……ビアホール、58、59、6 1、62……マスク、63A……貫通孔、66……貫通 スルーホール、67……多層配線基板。

12

【図2】





図2 実施例による多層配線基板の製造手順(2)










図3 実施例による多層配線基板の製造手順(3)

【図6】
















図6 テンテイング法によるパターン形成手順(1)

【図4】













図4 従来の精層法による多層配線基板の製造手順(1)








図8 従来のフオトビア法による多層配線基板の製造手順(1)

【図9】






図9 従来のフオトビア法による多層配線基板の製造手順(2)

【図10】








図10 従来のフォトビア法による多層配線基板の製造手順(3)